This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



(11)Publication number:

07-175445

(43)Date of publication of application: 14.07.1995

(51)Int.CI.

GO9G 3/36 G02F 1/133

(21)Application number: 05-320074

(22)Date of filing:

HITACHI LTD

(71)Applicant:

HITACHI GAZO JOHO SYST:KK

(72)Inventor: **NITTA HIROYUKI**

FURUHASHI TSUTOMU

IKEDA MAKIKO

INUZUKA TATSUHIRO

TSUNEKAWA SATORU


(54) LIQUID CRYSTAL DRIVER BUILT-IN MEMORY AND LIQUID CRYSTAL DISPLAY

(57)Abstract:

PURPOSE: To enhance the reduction in power consumption and to attain the high speed of plotting without deteriorating the operational efficiency of a system by incorporating a display memory capable of accessing by a general purpose memory interface in a liquid crystal driver generating liquid crystal applying voltage corresponding to display data.

20.12.1993

CONSTITUTION: The liquid crystal driver 105 generating the liquid crystal applying voltage for a liquid crystal panel 151 is incorporated with a memory cell 125, and an address bus 101, a data bus 102 and a control signal bus 103 are provided at an interface with the system so that the data of an arbitrary position is easily updated through the general purpose memory interface and display data stored in the memory cell 125 are converted into the liquid crystal applying voltage and outputting it to the liquid crystal panel 151 to be displayed at the timing of a display synchronizing signal 104.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

庁内整理番号

(11)特許出願公開番号

特開平7-175445

(43)公開日 平成7年(1995)7月14日

(51) Int.Cl.⁶

識別記号

FI

技術表示箇所

G 0 9 G 3/36

G02F 1/133

505

審査請求 未請求 請求項の数16 OL (全 25 頁)

(21)出願番号

特顯平5-320074

(22)出顧日

平成5年(1993)12月20日

(71)出題人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(71)出願人 000233136

株式会社日立画像情報システム

神奈川県横浜市戸塚区吉田町292番地

(72)発明者 新田 博幸

神奈川県横浜市戸塚区吉田町292番地 株

式会社日立製作所システム開発研究所内

(72)発明者 古橋 勉

神奈川県横浜市戸塚区吉田町292番地 株

式会社日立製作所システム開発研究所内

(74)代理人 弁理士 富田 和子

最終頁に続く


(54) 【発明の名称】 メモリ内蔵液晶ドライバと液晶ディスプレイ

(57)【要約】

【目的】表示データに対応した液晶印加電圧を生成する液晶ドライバにおいて、汎用メモリインタフェースによりアクセス可能な表示メモリを内蔵することで、システムの動作効率を低下させることなく、低消費電力化、描画の高速化を図る。

【構成】液晶パネル151に液晶印加電圧を生成する液晶ドライバ105にメモリセル125を内蔵し、システムとのインタフェースに、アドレスバス101、データバス102、制御信号バス103を設け、汎用メモリインタフェースを介して任意位置のデータを容易に更新できるようにするとともに、表示同期信号104のタイミングで、メモリセル125に記憶している表示データを液晶印加電圧に変換して、液晶パネル151に出力して表示を行う。

本発明の液晶ドライバを用いた液晶ディスプレイの構成図(図 1)



1

【特許請求の範囲】

【請求項1】複数のデータ線および複数の走査線の交点 位置にマトリックス状に配列された画素部を有する液晶 バネルと、前配複数の走査線に順次電圧を印加する走査 回路と、上位装置からの表示データを受けて該表示デー タに対応した電圧を前記複数のデータ線に印加する液晶 ドライバとを具備する液晶ディスプレイにおいて、

前記走査回路は、表示のフレーム周期を表すフレーム表示同期信号と、表示のライン周期を表すライン表示同期 信号を生成する回路を有し、

前記液晶ドライバは、

汎用のメモリインタフェースを介してアクセスされ、前 記マトリックス状に配列された画素部に対応する表示デ ータを格納する表示メモリと、

該表示メモリに対して前記上位装置が表示データの読み 出し書き込み制御を行うとき、前記上位装置が指定した アドレスを前記表示メモリのアドレスに変換するアドレ ス変換回路と、

前記ライン表示同期信号に同期して、前記表示メモリの順次の1ライン上の表示データを読みだす読出し手段 と、

該読みだされた当該液晶ドライバの有する出力データ線 分の表示データを同時に保持する保持回路と、

該保持回路に保持された表示データを前記液晶パネルの 液晶印加電圧に変換して出力する回路と、

前記表示メモリに格納された表示データに基づいて周期的に前記液晶パネルに前記液晶印加電圧を出力する表示動作と、該表示動作と非同期に行なわれる前記上位装置からの前記表示メモリに対する表示データの読み出し書き込み動作とを調停するタイミング制御回路とを有することを特徴とする液晶ディスプレイ。

【請求項2】前記液晶ドライバは、アドレスバスとデータバスと制御信号バスとに接続され、上記アドレスバスからマルチプレクス転送される、X座標値を示すアドレスとY座標値を示すアドレスとをラッチする手段を有し、該二つのアドレスを上記アドレス変換回路により変換したアドレスにより上記表示メモリのアクセスを行なうことを特徴とする請求項1記載の液晶ディスプレイ。【請求項3】前記液晶ドライバは、アドレスバスとデータバスと制御信号バスとに接続され、上記アドレスバスから同時に転送される、X座標値を示すアドレスとY座標値を示すアドレスとをラッチする手段を有し、該二つのアドレスを上記アドレス変換回路により変換したアドレスにより上記表示メモリのアクセスを行なうことを特徴とする請求項1記載の液晶ディスプレイ。

【 請求項4 】前記液晶ドライバ内の前記保持回路を2段有し、前記タイミング制御回路は前記2段の保持回路を異なるタイミングで保持動作を行うよう制御することを特徴とする請求項1 記載の液晶ディスプレイ。

【請求項5】前記タイミング制御回路は、前記表示動作

と前記読出し書き込み動作との競合を検出した場合、前記2段の保持回路のうち、後段の保持回路の保持動作は 通常通り実行し、前段の保持回路の保持動作は前記書き 込み動作が終了するまで遅延させることを特徴とする請

求項4記載の液晶ディスプレイ。

【請求項6】前記2段の保持回路のうち、前段の保持回路はレベルラッチ回路であり、後段の保持回路はエッジラッチ回路であることを特徴とする請求項1または5記載の液晶ディスプレイ。

10 【請求項7】それぞれ前記液晶バネルの画面サイズの一 部に対応する複数の同一構成の液晶ドライバ索子を組み 合わせて前記液晶ドライバを構成し、

前記各液晶ドライバ素子は、自己の配置位置を示す液晶ドライバIDを外部から受け、該液晶ドライバIDに基づいて、上記上位装置から与えられるアドレスが自己をアクセスするアドレスか否かを判定することにより、当該液晶ドライバ素子内の表示メモリの選択信号を生成する選択手段を有し、

各液晶ドライバ素子内の前記アドレス変換回路は、前記 20 外部から与えられた自己の液晶ドライバIDに基づいて、上記上位装置から与えられるアドレスを自己の上記表示メモリのアドレスに変換する機能を有し、

各液晶ドライバ素子は、前記選択信号が有効なときに、 自己の表示メモリを上記変換されたアドレスでアクセス することを特徴とする請求項1、2、3、4または5記 載の液晶ディスプレイ。

【請求項8】前記液晶パネルの画面全体に対応する複数の液晶ドライパ素子の組み合わせ配置における配置位置に応じて予め定めた液晶ドライバ I Dを発生する複数の液晶ドライバ I D発生手段を有することを特徴とする請求項7記載の液晶ディスプレイ。

【請求項9】前記上位装置からのアドレスは上記複数の 液晶ドライバ素子の各々に対して異なるアドレスであ り、上記変換後のアドレスは上記各々に対して同一のア ドレスであることを特徴とする請求項7または8記載の 液晶ディスプレイ。

【請求項10】前記液晶ドライバ内の表示メモリは1画素複数ビットの表示データを格納し、上記表示メモリから読みだした1画素複数ビットの値の特定の組み合わせ に対して、複数フレーム毎に異なる液晶印加電圧に対応する異なるデータを出力する手段を有することを特徴とする請求項1記載の液晶ディスプレイ。

【請求項11】前記液晶ドライバ内の表示メモリは1画素複数ピットの表示データを格納し、上記表示メモリから読みだした1画素複数ピットの値の特定の組み合わせに対して、液晶印加電圧の出力時間幅を変化させる手段を有することを特徴とする請求項1記載の液晶ディスプレイ。

【請求項12】前記液晶ドライバ内の表示メモリはスタ 50 ティックRAMであることを特徴とする請求項1~11

2

記載のいずれかに記載の液晶ディスプレイ。

【謂求項13】前記X座標値を示すアドレスとY座標値 を示すアドレスとにより指定される前記表示メモリの記 憶位置に、表示画面上で水平方向に連続する複数画素分 の表示データを格納することを特徴とする請求項2、

3、10または11記載の液晶ディスプレイ。

【請求項14】前記液晶ドライバが前記表示パネルのX 軸側に配置される場合、前配液晶ドライバの脱出し手段 は、前記ライン表示同期信号に同期して、前記表示メモ リの順次の水平 1 ライン上の表示データを読みだすこと を特徴とする請求項1または13記載の液晶ディスプレ ィ。

【請求項15】前記液晶ドライバが前記表示パネルのY 軸側に配置される場合、前記液晶ドライバの読出し手段 は、前記ライン表示同期信号に同期して、前記表示メモ リの順次の垂直1ライン上の表示データを読みだし、 さらに、該同時に読みだされる各記憶位置の前記複数画 **素のうちの順次異なる1画素のデータを選択する選択回** 路を有することを特徴とする請求項13記載の液晶ディ スプレイ。

【請求項16】複数のデータ線および複数の走査線の交 点位置にマトリックス状に配列された画素部を有する液 晶パネルと共に使用され、上位装置からの表示データを 受けて該表示データに対応した電圧を前記複数のデータ 線に印加する液晶ドライバにおいて、

汎用のメモリインタフェースを介してアクセスされ、前 記マトリックス状に配列された画素部に対応する表示デ ータを格納する表示メモリと、

該表示メモリに対して前配上位装置が表示データの読み 出し書き込み制御を行うとき、前記上位装置が指定した 30 アドレスを前記表示メモリのアドレスに変換するアドレ ス変換回路と、

前記ライン表示同期信号に同期して、前記表示メモリの 順次の1ライン上の表示データを読みだす読出し手段 と、

該読みだされた当該液晶ドライバの有する出力データ線 分の表示データを同時に保持する保持回路と、

該保持回路に保持された表示データを前記液晶パネルの 液晶印加電圧に変換して出力する回路と、

前記表示メモリに格納された表示データに基づいて周期 的に前記液晶パネルに前記液晶印加電圧を出力する表示 動作と、該表示動作と非同期に行なわれる前記上位装置 からの前記表示メモリに対する表示データの読み出し書 き込み動作とを調停するタイミング制御回路とを内蔵し たことを特徴とするメモリ内蔵液晶ドライバ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】との発明は、メモリを内蔵した液 晶ドライバと、メモリ内蔵液晶ドライバを使用した液晶 ディスプレイに関する。

[0002]

【従来の技術】従来の液晶ディスプレイは、例えば、日 立LCDドライバデータブック(株式会社日立製作所半 導体事業本部発行)のP274からP292に記載して ある液晶ドライバHD66107を使用して構成されて いた。図2から図5を用いて、このような従来の液晶デ ィスプレイについて説明する。

【0003】図2は従来の液晶ディスプレイの構成図で ある。

【0004】図2において、201は制御信号を転送す る制御信号バスであり、202は表示データを転送する データバスである。203-1および203-2はそれ ぞれ液晶ドライバである。この例では、液晶パネル21 9のX(水平)方向の幅に合わせて二つの液晶ドライバ を用いている。液晶ドライバ203-1と203-2と を総称して液晶ドライバ203という(以下、他の参照 番号についても同様とする)。204は液晶ドライバ2 03の動作を制御するタイミング制御回路、205はデ ータバス202で転送する表示データをラッチする信号 20 を生成するシフトレジスタである。206はシフトレジ スタ205から出力されるラッチクロックを転送する信 号線、207は順次表示データを取り込むラッチ、20 8はラッチ207の出力するデータを転送するデータバ ス、209はデータバス208の転送するデータを同時 に取り込むラッチ、210はラッチ209の出力するデ ータを転送するデータバスである。211はレベルシフ タであり、データバス210で転送する表示データを、 液晶印加電圧に対応した電圧レベルにシフトする。21 2はレベルシフトされたデータを転送するデータバス、 213は電圧セレクタである。214は電圧セレクタ2 13でデータバス212を介して転送される表示データ に従って選択された液晶印加電圧を転送する出力電圧線 である。215はシフトレジスタ205を制御するCL 2クロックであり、216はラッチ209にデータを取 り込むCL1クロックである。217は走査回路であ り、表示を行うラインを選択する。218は走査回路2 17で生成される走査信号を転送する走査信号線、21 9は液晶パネルである。220は電源回路、221、2 22は各々走査回路217と液晶ドライバ203を駆動 する駆動電圧を転送する駆動電圧線である。

【0005】図3は、図2に記載した液晶ディスプレイ を用いたパーソナルコンピュータのシステム構成図であ る。

【0006】図3において、301はCPU、302は メインメモリ、303はアドレスを転送するアドレスバ ス、304はデータを転送するデータバス、305は制 御信号を転送する制御信号バスである。306は表示コ ントローラ、307は表示データを記憶する表示メモリ である。308はタイミング制御回路、309はタイミ 50 ング信号であり、表示メモリ307をアクセスするため の信号と、液晶ドライバ208を動作させるための信号を含む。310は表示アドレスと描画アドレスを切り換える選択信号である。311はコントローラであり、信号バス312に転送するタイミング信号と、表示アドレスバス313に転送するアドレスを生成する。314は表示アドレスと描画アドレスを選択するセレクタ、315はセレクタ314で選択された表示メモリ307をアクセスするためのアドレスを転送するアドレスバス、316はデータバッファである。317は表示メモリ307をアクセスするためのデータを転送するデータバスであり、318は液晶ディスプレイ用の表示データを転送するデータバスである。

【0007】図4は、図3に示したシステムにおいて、 表示メモリ307のアクセスを示すタイミングチャート である。

【0008】図5は、液晶ドライバ203の動作を示す タイミングチャートである。

【0009】再び図2を用いて従来の液晶ドライバを用いたときの液晶ディスプレイについて説明する。

【0010】信号バス201を介して転送される制御信 号は、液晶ドライバ203のタイミング制御回路204 に入力される。生成されたCL2クロック215は、シ フトレジスタ205へ転送され、シフトレジスタ205 はラッチクロックを生成し、信号線206に出力する。 一方、データバス202を介してドライバ203に転送 される表示データは、信号線206を介して転送される ラッチクロックによって、ラッチ207に順次ラッチさ れる。ラッチ207にラッチされた表示データは、デー タバス208を介して、ラッチ209に、CL1クロッ ク216によって同時に記憶される。この動作を図5に 30 示す。また、CL1クロック216によってラッチ20 9から出力された表示データは、データバス210を介 してレベルシフタ211に入力され、液晶印加電圧に対 応した電圧レベルに変換される。レベルシフトされた表 示データは、データバス212を介して電圧セレクタ2 13に転送され、液晶印加電圧を選択する。選択された 液晶印加電圧は、出力電圧線214を介して液晶パネル 219に供給される。

【0011】とのように、従来の液晶ドライバは、表示データをラッチし、液晶印加電圧に変換して出力する機 40能しか持たない。との点に関し、従来の液晶ドライバ203で駆動する液晶ディスプレイを用いたシステムについて、図3を用いてさらに詳しく説明する。

【0012】本システムでは、一定周期で液晶ディスプレイに表示データを転送する必要がある。そこで、表示データを1画面分記憶する表示メモリ307が必要となり、表示メモリ307から表示データを読み出し、液晶ディスプレイに出力する手段と、表示メモリ307に記憶する表示データを更新する手段とが必要となる。表示メモリ307のアドレスバス315、データバス31

7、制御信号309は1系統しかないことから、表示メモリ307に対しては、図4に示すように、表示データを読み出し、液晶ディスプレイに出力するための表示アクセスと、表示データを更新する描画アクセスを時分割で行うことが必要となる。よって、本システムは、以下のように構成される。

【0013】アドレスパス315は、セレクタ314に よって、表示アクセスのためのアドレスを転送するアド レスバス313と、描画アクセスのためのアドレスを転 10 送するアドレスパス303とが切り換えられて、表示又 は描画のアドレスが転送されている。この切り換え制御 は、タイミング制御回路308で行う。タイミング制御 回路308には、CPU301からの制御信号が制御信 号バス305を介して入力されると共化、コントローラ 311からの制御信号が制御信号バス312を介して入 力される。との2つの制御信号によって、表示メモリ3 07に対して表示アクセスを行うのか、描画アクセスを 行うのかを決定するアービトレイション制御がなされ る。また、データバス317についても同様に、表示ア クセスの場合、データバス317上のデータはバッファ 316を介してデータパス318に転送され、描画アク セスの場合、データバス304のデータはバッファ31 6を介して、データバス317に転送される。

【0014】ところで、液晶ドライバの内部にメモリを内蔵したメモリ内蔵液晶ドライバが、日立LCDドライバデータブック(株式会社日立製作所半導体事業本部発行)のP293からP335に記載されている。

【0015】次に、このようなメモリ内蔵ドライバを用いた液晶ディスプレイシステムについて、図6の構成図を用いて説明する。

【0016】図6において、601は液晶ドライバ、6 02はデータバス、603は制御信号である。604は アドレスレジスタ、605はX座標値レジスタ、606 はY座標値レジスタ、607はX座標値を出力するデー タバス、608はY座標値を出力するデータバスであ る。609はX座標値デコーダ、610はY座標値デコ ーダ、611はX座標値デコード信号である。612は 表示データの入出力を制御するI/Oポート、613は 表示データを転送するデータバス、614はY座標値デ コード信号である。615はメモリセル(スタティック RAM)、616は表示用のデータを転送するデータバ スである。617はラッチ、618はラッチ617の出 力する表示データを転送するデータバス、619はレベ ルシフタ、620はレベルシフトされたデータを転送す るデータバス、621は電圧セレクタ、622は液晶印 加電圧を転送する出力電圧線である。623はタイミン グ制御回路である。

【0017】次に、液晶ドライバ601の動作について 説明する。

50 【0018】液晶ドライバ601は、1/0インターフ

ェイスとなっていることから、データバス602を介し て、アドレスレジスタ604にアクセスするレジスタの アドレスを設定し、このアドレスレジスタ604に設定 したアドレスのレジスタをデータバス602を介してア クセスする。従って、表示メモリの描画アクセスは次の 通りとなる。まず、アドレスレジスタ604にX座標値 レジスタ605のアドレスを設定し、次に、このアドレ スに従い、データバス602を介して描画を行うX座標 値データをX座標値レジスタ605に設定する。次に、 アドレスレジスタ604にY座標値レジスタ606のア ドレスを設定し、このアドレスに従いデータバス602 を介して、描画を行うY座標値データをY座標値レジス タ606に設定する。次に、I/Oポート612をアク セスすることで、メモリセル615内の任意の位置のデ ータが更新できる。メモリセル615に記憶されたデー タは、タイミング制御回路623により、各液晶ドライ バ601のデータ線分のデータを読み出し、ラッチ61 7に記憶した後、レベルシフタ619で電圧変換がなさ れ、電圧セレクタ621で液晶印加電圧を選択して出力 する。このメモリセル615からの読み出し制御を1水 20 平期間毎に行うことで、液晶パネル219に表示が行え

【0019】 このように、液晶ドライバ601の各レジ スタのデータを設定することで、メモリセル615の任 意の位置のデータ更新が可能となる。

[0020]

【発明が解決しようとする課題】第1の従来例によれ ば、液晶ドライバはシリアル化された表示データを常時 取り込み、1水平ライン分の表示データの取り込みが終 了すると、液晶印加電圧に変換し、液晶パネルに出力し て表示を行っていた。そのために、液晶ドライバにシリ アル化した表示データを転送する手段が必要となってい た。第1の従来例において、1フレーム分の表示データ が表示メモリに記憶されていることから、液晶パネルの 動作条件が、フレーム周波数70Hz、液晶パネルの解 像度が、垂直ライン数240ライン、水平ドット数32 0ドットであり、液晶ドライバ及び、表示メモリのデー タバス幅を8ビットバスとすると、

約0.7MHz

 $(=70 (Hz) \times 240 (ライン) \times 320 (ドッ$ ト) ÷8 (ビット))

周期で8 ビットデータを常時表示メモリから読み出さな ければならなかった。

【0021】よって、表示コントローラ、表示メモリ、 液晶ドライバは約0.7MHz周期で動作しなければな らず、表示画面が静止画像であっても、この動作を毎フ レーム繰り返すことになっていた。

【0022】液晶ディスプレイ及びシステムの低消費電 力化を図るには、消費電力がこの動作周波数に比例して

となく、この動作周波数を低減する必要があった。 【0023】また、第1の従来例において、表示メモリ は表示アクセスと描画アクセスが時分割に行われてい た。表示アクセスが優先することから、描画アクセスは 表示アクセスの合間をぬって実行する必要があり、高速 に描画処理を実行したい場合でも、アクセス処理速度が 表示アクセスによって制約されていた。

【0024】更に、第2の従来例においては、表示メモ リに対して表示アクセスを行なうとき、CPUに対して "Busy" が与えてウエイトをかける。実際には、ア ドレスレジスタ604に "Busy" ピットがあり、C PUがこれをリード (ビジーチェック) することによ り、両アクセスの調停が行なわれる。これにより、表示 メモリに対する表示アクセスと描画アクセスとが競合し た場合、描画アクセスが低速となる。また、任意位置の 表示データを更新する際に、前述のように4回のレジス タデータ設定に後に表示データの更新が可能となること から、描画アクセスに時間を要し、システムの動作効率 を低下させる要因となった。

【0025】また、第2の従来例において、階調表示へ の考慮や、液晶ドライバを液晶パネルのY軸側に設ける 場合の考慮がなされていなかった。

【0026】本発明の目的は、システムの動作効率を低 下させることなく、液晶ドライバの動作周波数を低減 し、低消費電力化を図ることにある。

【0027】本発明の他の目的は、多階調表示の実現、 液晶パネルのY軸方向に設ける機能等の使い勝手を考慮 した機能を液晶ドライバに設けることである。

[0028]

40

【課題を解決するための手段】本発明による液晶ディス プレイは、複数のデータ線および複数の走査線の交点位 置にマトリックス状に配列された画素部を有する液晶バ ネルと、前記複数の走査線に順次電圧を印加する走査回 路と、上位装置からの表示データを受けて該表示データ に対応した電圧を前記複数のデータ線に印加する液晶ド ライバとを具備する液晶ディスプレイにおいて、前記走 査回路は、表示のフレーム周期を表すフレーム表示同期 信号と、表示のライン周期を表すライン表示同期信号を 生成する回路を有し、前記液晶ドライバは、汎用のメモ リインタフェースを介してアクセスされ、前記マトリッ クス状に配列された画素部に対応する表示データを格納 する表示メモリと、該表示メモリに対して前記上位装置 が表示データの読み出し書き込み制御を行うとき、前記 上位装置が指定したアドレスを前記表示メモリのアドレ スに変換するアドレス変換回路と、前記ライン表示同期 信号に同期して、前記表示メモリの順次の1ライン上の 表示データを読みだす読出し手段と、該読みだされた当 **該液晶ドライバの有する出力データ線分の表示データを** 同時に保持する保持回路と、該保持回路に保持された表 増加することから、システムの動作効率を低下させると 50 示データを前記液晶パネルの液晶印加電圧に変換して出

力する回路と、前記表示メモリに格納された表示データ に基づいて周期的に前記液晶パネルに前記液晶印加電圧 を出力する表示動作と、該表示動作と非同期に行なわれ る前記上位装置からの前記表示メモリに対する表示デー タの読み出し書き込み動作とを調停するタイミング制御 回路とを有するものである。

[0029]

【作用】本発明の液晶ドライバは、表示メモリを内蔵す るので、CPUバスを介した周期的な表示データの髙速 転送が不要となり、動作周波数を低減できる(1水平期 10 間に1回の表示アクセスで済む)ので、低消費電力化を 図ることができる。かつ、本発明の液晶ドライバは、汎 用メモリインタフェースを介してアクセスすることがで きるので、CPUからは液晶ドライバ自体を汎用メモリ としてアクセスすることができ、従来の【/〇インタフ ェースによるアクセスに比べて描画速度を向上させるこ とができる。

【0030】また、システムが指定したアドレス(CP Uアドレス)を内蔵表示メモリのアドレスに変換するア ドレス変換回路の採用により、CPUアドレスを、液晶 バネルの表示画面のX方向アドレスおよびY方向アドレ スを結合したアドレスとすることができ、描画時のアド レス算出が容易となる。

【0031】とのアドレス変換回路は、同一構成の液晶 ドライバ索子を組み合わせてより大きいサイズの液晶ド ライバを構成したときにも有効である。すなわち、外部 から供給される自己の配置位置を示す液晶ドライバID を受けて、その配置位置に応じて自己の内蔵表示メモリ のアドレスに変換することができる。この構成により、 これらの組み合わされた複数の液晶ドライパ素子は、C PUからは、単一の液晶ドライバと等価に見える。

【0032】さらに、表示メモリの表示時の読出しデー タを保持する2段の保持回路(ラッチ回路)の採用によ り、表示アクセスを阻害することなく、任意時点での描 画アクセスを実行可能とすることができる。

【0033】液晶ドライバを液晶パネルのY軸側に配置 する場合に、表示メモリから液晶パネルに出力される際 に同時に読みだされる同一アドレス上の複数画素分のう ち順次異なる1画素を選択する選択手段を液晶ドライバ 内に設けることにより、CPUからの描画時にはX軸側 40 に配置された場合と同様に表示パネルの水平方向に並ぶ 複数画素を同時にアクセスすることが可能になる。

[0034]

【実施例】以下、本発明の実施例について詳細に説明す

【0035】まず、本発明による液晶ドライバの第1の 実施例を図1及び図7から図22を用いて説明する。

【0036】図1は、本液晶ドライバを使用した液晶デ ィスプレイの構成を示す。

[0037]図1において、101はアドレスを転送す 50

るアドレスパス、102は表示データを転送するデータ バス、103は制御信号を転送する制御信号バス、10 4は走査回路149で生成した表示同期信号である。1 05-1と105-2とは、それぞれ集積回路化された 液晶ドライバであり、その出力数は160出力とする。 106、107はそれぞれ液晶ドライバ105-1、1 05-2の配置位置を示す3ビットのアドレスモード信 号線である。アドレスモード信号線106は、ドライバ ID発生部96から本実施例では3ビットの固定データ を受ける。また、アドレスモード信号線107は、ドラ イバID発生部97からやはり3ビットの固定データを 受ける。ドライバID発生部96、97の発生するドラ イバIDは、後述するように、実装される液晶ドライバ (液晶ドライパ素子) にその配置位置を知らせるための 固有のデータである。この固有の固定データ発生には、 接地電位および電源電位の組み合わせによって容易に得 ることができる。108はアドレスパス101から入力 するアドレス値をアドレスモード信号線に従ってメモリ 内部のアドレスに変換するアドレス制御回路である。1 09はシステムからの制御信号バス103、および表示 同期信号104に基づいて、描画、表示動作を制御する タイミング制御回路、110はデータバス102との入 出力制御を行うインタフェース回路(IF)、111は 表示用のロウアドレスを生成する表示アドレスカウンタ (CNT)、112は表示アドレスパス、113、11 4はそれぞれアドレス制御回路108で生成したメモリ セルのカラムアドレス、ロウアドレスである。115は 表示用アドレスと描画用アドレスを制御信号116で選 択するセレクタ、117はセレクタ115で選択したメ モリロウアドレス、118はメモリセルのワード線を選 択するロウアドレスデコーダ (DEC)、119はロウ アドレスデコーダ118で生成した選択信号バス、12 0 はメモリセルの信号線を選択する選択信号を生成する カラムアドレスデコーダ (DEC)、121はカラムア ドレスデコーダ120で生成した選択信号バス、122 は入出双方向のデータバス、123はデータバス122 を選択信号バス121で選択するメモリセルの信号線と 接続するセレクタ、124はセレクタ123を介した信 号線バスである。125は、160出力、4階調に対応 した160画素×240ライン×2ピット=76800 ビットの容量を持つメモリセルである。126、12 7、128、129、130、131はそれぞれタイミ ング制御回路109で生成する制御信号であり、126 はアドレス変換用制御信号、127はデータの入出力制 御用の制御信号、128は表示アドレスカウンタ用の制 御信号、129はFRCパターン生成回路(FRC)1 33を制御する制御信号、130、131はそれぞれ表 示用ラッチ信号である。FRC (Frame Rate Control)は、ある液晶画素に対して複数フレ ーム周期で異なる印加電圧を印加することにより当該液 晶画素の階調表示を実現する手法であり、本出願人により先に出願されている特願平3-253455号むよび特願平54-220436号等に詳細に記載されている。

【0038】132はメモリセル125からの160出 カ×2ピット=320本のデータバス、134はFRC データパス、135はFRCデータバス134とデータ バス132から出力データを選択するFRCセレクタ、 136は160ピットのデータバス、137はデータバ ス136のデータを160ビット同時にラッチ信号13 0のハイレベルでラッチする160ピットのラッチ回 路、138はラッチ回路137の出力データのデータバ ス、139はデータバス138のデータを160ビット 同時にラッチ信号131の立上りエッジでラッチする1 60ピットのラッチ回路、140はラッチ回路139の 出力データのデータバス、141は液晶駆動電圧に対応 した電圧レベルに信号電圧をシフトするレベルシフタ、 142はレベルシフトしたデータバス、143は交流化 信号とデータをデコードするデコーダ、144はデコー ドされた選択信号バス、145は液晶印加電圧を選択す る電圧セレクタ、146は出力電圧線である。147は 表示用の基準クロックを生成する発振器、148は表示 用の基準クロック、149は240ラインを駆動する走 査回路で、液晶ドライバ用の表示同期信号104を生成 する。150は走査回路149で生成された走査信号バ ス、151は解像度320ドット×240ラインの液晶 パネルである。152は電源回路、153は走査回路1 49を駆動する駆動電圧線、154は液晶ドライバ10 5 に液晶駆動電圧を転送する電圧線である。

【0039】本実施例では、メモリセル125としてSRAMを用い、メモリインタフェースとして、汎用のDRAM(ダイナミックランダムアクセスメモリ)インタフェースを用いている。DRAMインタフェースは、ロウアドレスとカラムアドレスとをマルチプレクスして転送するので、アドレスバスの線数を低減することができ、後述する携帯型の情報機器に有効である。

【0040】次に、本発明の液晶ドライバの動作につい て、図1を用いて説明する。

【0041】まず始めに、描画動作について説明する。図1に示すように、アドレスバス101からのアドレスはアドレス制御回路108に入力され、制御信号バス102からタイミング制御回路109を介して入力されるRAS信号、CAS信号の立下がりでラッチされる。ラッチされたアドレスはアドレス制御回路108でメモリセル125のカラムアドレス113、ロウアドレス114に変換される。カラムアドレス113はカラムアドレスデコーダ120に転送され、カラムアドレス113に対応した選択信号バス121を有効にする。ロウアドレス114はセレクタ115に転送され、CPUアクセスの期間はロウアドレス114が選択されメモリロウアド

12

レス117に出力されるように、タイミング制御回路1 09からの制御信号116によりセレクタ115が制御 される。メモリロウアドレス117はロウアドレスデコ ーダ118に入力され、メモリロウアドレスに対応した 選択信号パス119を有効にする。データパス102は 入出力制御を行うインタフェース回路110に接続し、 ライトサイクル、リードサイクルに対応してインタフェ ース回路110が入出力状態になるように、タイミング 制御回路109で制御信号127が制御される。そし て、ライトサイクルではデータバス102が入力状態 (液晶ドライバ105からみて)となり、カラムアドレ ス113に対応したセレクタ123が有効となりデータ が書き込まれる。一方、ロウアドレス114に対応した 選択信号バス119が有効となっているため、データバ ス102のデータはアドレスバス101に対応したメモ リセル125に書き込まれる。また、リードサイクルで はデータバス102が出力状態(液晶ドライバ105か らみて)となり、カラムアドレス113に対応したセレ クタ123が有効となりデータが読み込まれる。一方、 ロウアドレス114に対応した選択信号バス119が有 効となっているため、データパス102にアドレスパス 101に対応したメモリセル125のデータが出力され

【0042】とのようにすることで、CPU等のシステムからの本液晶ドライバへの描画アクセスが可能となる。

【0043】次に、表示動作について説明する。表示動 作は、メモリセル125の表示データを1ライン(水平 ライン) 分、同時に読みだし、走査回路149の走査信 30 号に同期して液晶パネル151を駆動し表示を行う。表 示動作を行うためのフレーム周期を示すF LM信号とラ イン周期を示すCL1信号とは、走査回路149で生成 され、表示同期信号104としてタイミング制御回路1 09に入力される。タイミング制御回路109で生成し た表示用の制御信号128により表示アドレスカウンタ 111はライン周期毎にカウントし表示アドレスを更新 し、フレーム周期毎にカウント値をリセットする。これ により、一定の周期で表示アドレスを0から239まで 順次生成することができる。表示アドレス112は制御 信号116によりセレクタ115で選択されロウアドレ スデコーダ118に入力され、表示アドレス112に対 応した選択信号パス119が有効になり、メモリセル1 25の1ラインのデータが読みだされる。読みだされた 表示データはデータバス132を介してFRCセレクタ 135に入力される。FRCパターン生成回路133で は制御信号129に従ってFRC表示パターンが生成さ れ、FRCデータバス134を介してFRCセレクタ1 35 に入力される。FRCセレクタ135では、データ バス132の1出力あたり2ピットの表示データとFR 50 Cデータ134とから、FRC階調表示制御を行った1



出力あたり1ビットの表示データをデータバス136に 出力する。ラッチ回路137ではレベルラッチ回路であ り、表示用ラッチ信号130のローレベルで表示データ 136をラッチし、ラッチ回路139はエッジラッチ回 路でありデータバス138上のデータを表示用ラッチ信 号131の立上りエッジでラッチする。表示用ラッチ信 号130、131の位相関係からラッチ回路139に は、表示アドレスカウンタの示すアドレスの1ライン前 のデータがライン周期毎に順次ラッチされる。データバ ス140はレベルシフタ141で液晶駆動電圧に電圧が シフトされ、データバス142に出力される。デコーダ 143では交流化信号とデータバス142上のデータと をデコードして、そのデコード出力を選択信号バス14 4に出力し、電圧セレクタ145で液晶印加電圧を選択 し出力電圧線146に出力する。一方、走査回路149 では、発振器147で生成した表示用基準クロック14 8を基にフレーム周期を示す表示同期信号FLM、ライ ン周期を示す表示同期信号CL1を生成し、表示同期信 号104として液晶ドライバ105に転送する。走査回 路149は表示同期信号CL1に同期して走査信号15 0を1ラインずつ順次有効にする。従って、表示同期信. 号CL1に同期して、液晶ドライバ105の出力電圧線 146から表示データに対応した液晶印加電圧が出力さ れ、走査信号150が順次有効となり液晶パネル151 を駆動する。

【0044】このようにすることで、本液晶ドライバへ の表示アクセスが可能となる。

【0045】次に、図7を用いて株式会社日立製作所S HマイコンシリーズのようにDRAMインタフェースを 備えたCPUを使用した場合の本実施例の液晶ドライバ を用いたパソコン、ワークステーション等の液晶ディス プレイシステムについて説明する。

【0046】図7は本実施例の液晶ディスプレイを用いたシステム構成図を示している。図7において、701はCPU、702はメインメモリ、703はI/O装置、704はアドレスバス、705はデータバス、706は制御信号バスである。液晶ドライバ105は、CPU701が制御するアドレスバス704、データバス705、制御信号バス706を介して転送されるアドレス、データ、制御信号により描画アクセスを行ない、走査回路149から転送される表示同期信号104に同期して表示アクセスを行なう。

【0047】CPU701、メインメモリ702、I/ O装置703、液晶ドライバ105は、各々、アドレス パス704、データバス705、制御信号バス706に 接続されており、CPU701から、アドレスバス70 4、データバス705、制御信号バス706を介してメ インメモリ702、I/O装置703、液晶ドライバ1 05をアクセスすることができる。CPU701から出 力されるロウアドレス、カラムアドレスはアドレスバス 50

704を介して液晶ドライバ105に転送される。それに同期して、メモリ制御信号RAS、CAS等もCPU701から出力され、制御信号パス706を介して液晶ドライバ105に転送される。液晶ドライバ105に転送されたアドレスは液晶ドライバ105内のアドレス制御回路108でメモリマップに対応したアドレスに変換される。

【0048】 CCで、図9、10、11、12、13、14を用いて、メモリマップとアドレス変換について説明する。

【0049】図9(a), (b)は、それぞれCPU、 液晶ドライバから見た画面対応のメモリマップを示す。 【0050】320画素×240ラインの画面を1アド レス4画素で割り付けると、図9(a)に示すようにC PU701から見た画面のメモリマップは、16進表示 を用いて表すと1ライン目では0000Hから000 4FHとなり、2ライン目では00100Hから001 4FHとなり、240ライン目では0EF00Hから0 EF4FHとなる。ととで、ラインとラインの境目でア 20 ドレスに飛びが生じるのは、アドレスの制御を容易にす るためアドレスの下位8ビットをX方向アドレス、上位 9ピットをY方向アドレスとしたためである。 これに対 し、液晶ドライバ105-1、105-2から見たメモ リマップは、同図(b)に示すように、内蔵するメモリ セル125のメモリマップとなるためCPU701から 見た画面のメモリマップとは異なり、メモリセル125 のアドレスの下位6ピットをカラム方向アドレス、上位 8 ビットをロウ方向アドレスとすることで液晶ドライバ 105-1、105-2ともに、1ライン目では000 0 Hから0027Hとなり、2ライン目では0040H から0066Hとなり、240ライン目では3BC0H から3BE7Hとなる。従って、CPU701から転送 されるアドレスをそのまま用いると液晶ドライバ105 - 1、105-2に内蔵するメモリセル125のアドレ ス指定が正しく行われないととになるため、アドレス制 御回路108においてX方向アドレス8ピットをカラム 方向アドレス6ビット、Y方向アドレス9ビットをロウ 方向アドレス8ビットにアドレス変換を行う必要があ る。そこで、アドレス制御回路108でX方向アドレス 下位8ビットをカラム方向アドレ下位6ビットに、Y方 向アドレス上位9ビットをロウ方向アドレス上位8ビッ トに変換することにより、CPU701から見たアドレ ス00000Hから00027Hを、メモりセル125 -1のアドレス0000Hから0027Hに、CPUの 00028Hから0004FHをメモリセル125-2 の0000Hから0027Hに変換し、これを各ライン について順次実行し、最後のラインについてCPUの0 EF00Hから0EF27Hをメモリセル125-1の 3BC0Hから3BE6Hに、CPUの0EF28Hか 50EF4FHをメモリセル125-2の3BC0Hか

ら3BE7Hに変換するアドレス変換を行う。これによ り、CPUのメモリマップをメモリセル125のメモリ マップに対応させることができアドレスの指定を正しく 行うことができる。

15

【0051】複数の液晶ドライバ105の液晶パネルに 対する配置構成位置をアドレスモード信号で設定する。 各配置構成におけるアドレス変換は次のように行う。

【0052】図10に示すように、液晶ドライバ105 にはMODEA2、MODEA1、MODEA0の3ピ ットの制御信号であるアドレスモード信号(106また 10 は107)が入力され、これをデコードすることにより 自己がどこに配置されているかを認識することができ る。すなわち、自己がドライバIDOから7までの8通 りの液晶ドライバのいずれのドライバであるかを識別す。 ることができる。

【0053】図11、図12、図13、図14に液晶パ ネルの解像度が160画素×240ライン、320画素 ×240ライン、320画素×480ライン、640画 素×480ラインの場合のそれぞれの液晶ドライバの配 置構成とアドレスIDを示す。これらの図(特に図1 4)から分かるように、本実施例では1個の液晶ドライ バを縦長に用い、左上のドライバがIDO、その下のド ライバがID1、IDOのドライバの右隣のドライバが ID2、その下のドライバがID3、ID2の右隣のド ライバがID4、その下のドライバがID5という順に IDが決定されている。とれらの構成において、ライン スキャン(走査)方向は縦方向である。

【0054】図1、図7の液晶ディスプレイシステムの 場合、図12の構成に対応するので、ドライバ105-1のアドレスモード信号線106はMODEA2、A 1, A0="000" すなわちドライバID=0、ドラ イバ105-2のアドレスモード信号線107はMOD EA2, A1, A0="010" すなわちドライバID =2になるように設定する。つまり、アドレスモード信 号の設定でその液晶ドライバの配置位置に対応したアド レス制御に切り換えることによりメモリセル125に対 して正しいアドレス指定を行うことができる。

【0055】さらに、アドレスモード信号線と入力され るアドレスとから、その液晶ドライバ自身に対するアク セスか否か判定し液晶ドライバ内部でチップセレクト信 40 号を生成することで、CPUが複数の液晶ドライバ10 5を個別にアクセスすることができる。図1、図7の液 晶ディスプレイシステムの場合、ドライバ105-1の アドレスモード信号線106はMODEA2、A1、A 0="000" (ドライバID=0)、ドライバ105 -2のアドレスモード信号線107はMODEA2. A 1, A0="010" (ドライバID=2) になるよう に設定することにより、例えば、CPU701からアド レス" OEF27H"が指定された場合、液晶ドライバ 105-1は内部でチップセレクト信号を生成しそのア

クセスを実行し、CPU701からアドレス"OEF2 8H"が指定された場合、液晶ドライバ105-2は内 部でチップセレクト信号を生成しそのアクセスを実行す る。

【0056】次に、図8を用いて株式会社日立製作所H 8シリーズのようにDRAMインタフェースを備えない CPUを使用した場合の実施例である、液晶ドライバを 用いたパソコン、ワークステーション等の液晶ディスプ レイシステムについて説明する。

【0057】図8において、804はアドレスバス、8 05はデータバス、806は制御信号バスである。80 7はアドレスパス804、データパス805、制御信号 バス806を受け、液晶ドライバ105のメモリへの描 画アクセスのための制御を行うメモリコントローラ、8 08、809、810はそれぞれメモリコントローラ8 07で制御されたメモリ描画用のアドレスバス、データ バス、制御信号バスである。

【0058】CPU801、メインメモリ802、I/ O装置803、メモリコントローラ807は、各々、ア ドレスバス804、データバス805、制御信号バス8 06に接続されており、CPU801からアドレスパス 804、データバス805、制御信号バス806を介し てメインメモリ802、I/O装置803、メモリコン トローラ807をアクセスすることができる。CPU8 01から出力されるアドレスはアドレスバス804を介 してメモリコントローラ807に転送されラッチされ る。それに同期して、制御信号もCPU801から出力 され、制御信号バス806を介してメモリコントローラ 807に転送される。メモリコントローラ807では、 アドレスバス804、制御信号バス806から入力され たアドレスと制御信号から、ロウアドレス、カラムアド レスとメモリ制御信号RAS、CAS等をアドレスデー タバス808、制御信号バス810にタイミングを合わ せて出力し、液晶ドライバ105にアクセスする。以 後、液晶ドライバ105の動作については、図7に示し た液晶ディスプレイシステムと同様である。

【0059】次に、図1と図15から図21を用いて液 晶ドライバ105の描画メモリアクセスの詳細なタイミ ングを説明する。

【0060】図15を用いてメモリリードサイクルにつ いて説明する。ロウアドレス、カラムアドレスはそれぞ れアドレスパス101から入力され、制御信号バス10 3から入力されるRAS信号の立ち下がりでロウアドレ スが取り込まれ、CAS信号の立ち下がりでカラムアド レスが取り込まれる。そして、アドレス制御回路108 で前述のようなアドレス変換が行われ、メモリセル12 5のロウアドレス、カラムアドレスが指定され、データ がDT/OE信号のローレベル期間にリードデータが出

50 【0061】図16を用いてメモリアーリライトサイク

ルについて説明する。ロウアドレス、カラムアドレスはそれぞれアドレスバス101から入力され、制御信号バス103から入力されるRAS信号の立ち下がりでロウアドレスが取り込まれ、CAS信号の立ち下がりでカラムアドレスが取り込まれる。そして、WE信号がローレベルであるCAS信号の立ち下がりでライトデータが取り込まれ、アドレス制御回路108でアドレス変換が行われ、メモリセル125のロウアドレス、カラムアドレスが指定されライトデータが書き込まれる。

【0062】図17を用いてメモリディレイドライトサイクルについて説明する。ロウアドレス、カラムアドレスはそれぞれアドレスパス101から入力され、制御信号パス103から入力されるRAS信号の立ち下がりでロウアドレスが取り込まれ、CAS信号の立ち下がりでカラムアドレスが取り込まれる。そして、CAS信号がローレベルであるWE信号の立ち下がりでライトデータが取り込まれ、アドレス制御回路108でアドレス変換が行われ、メモリセル125のロウアドレス、カラムアドレスが指定されライトデータが書き込まれる。

【0063】図18を用いてメモリリードモディファイ ライトサイクルについて説明する。ロウアドレス、カラ ムアドレスはそれぞれアドレスパス101から入力さ れ、制御信号バス103から入力されるRAS信号の立 ち下がりでロウアドレスが取り込まれ、CAS信号の立 ち下がりでカラムアドレスが取り込まれる。また、マス **クデータがRAS信号の立ち下がりで取り込まれる。そ** して、アドレス制御回路108でアドレス変換が行わ れ、メモリセル125のロウアドレス、カラムアドレス が指定され、データがDT/OE信号のローレベル期間 にリードデータが出力される。CAS信号がローレベル であるWE信号の立ち下がりで、ライトデータを取り込 み、アドレス制御回路108でアドレス変換が行われ、 メモリセル125のロウアドレス、カラムアドレスが指 定され、マスクデータに対応したビットはマスクされて ライトデータが書き込まれる。

【0064】次に、高速アクセスが可能なページモードアクセスについて説明する。ページモードアクセスでは同一のロウアドレスのデータに対して、最初にランダムアクセスと同様にロウアドレスとカラムアドレスを指定し、次のサイクルからカラムアドレスのみを指定することで高速なアクセスが可能となる。

【0065】図19を用いてメモリページモードリードサイクルについて説明する。ロウアドレス、カラムアドレスはそれぞれアドレスバス101から入力され、制御信号バス103から入力されるRAS信号の立ち下がりでロウアドレスが取り込まれ、CAS信号の立ち下がりでカラムアドレスが取り込まれる。そして、アドレス制御回路108でアドレス変換が行われ、メモリセル125のロウアドレス、カラムアドレスが指定され、データがDT/OE信号のローレベル期間にリードデータが出

力される。さらに、RAS信号がローレベルのままCAS信号の立ち下がりでカラムアドレスが再度取り込まれ、ロウアドレスはそのままでメモリセル125のロウアドレス、カラムアドレスが指定され、DT/OE信号のローレベル期間にリードデータが出力される。以後、この動作が繰り返され、複数のリードデータが順次出力される。

【0066】図20を用いてメモリページモードアーリ ライトサイクルについて説明する。ロウアドレス、カラ 10 ムアドレスはそれぞれアドレスバス101から入力さ れ、制御信号バス103から入力されるRAS信号の立 ち下がりでロウアドレスが取り込まれ、CAS信号の立 ち下がりでカラムアドレスが取り込まれる。そして、₩ E信号がローレベルであるCAS信号の立ち下がりでラ イトデータが取り込まれ、アドレス制御回路108でア ドレス変換が行われ、メモリセル125のロウアドレ ス、カラムアドレスが指定されライトデータが書き込ま れる。さらに、RAS信号がローレベルのままCAS信 号の立ち下がりでカラムアドレスが再度取り込まれ、♥ 20 E信号がローレベルであるCAS信号の立ち下がりでラ イトデータが取り込まれ、ロウアドレスはそのままでメ モリセル125のロウアドレス、カラムアドレスが指定 され、ライトデータが書き込まれる。以後、この動作が 繰り返され、複数のライトデータが順次書き込まれる。 【0067】図21を用いてメモリページモードディレ イドライトサイクルについて説明する。ロウアドレス、 カラムアドレスはそれぞれアドレスバス101から入力 され、制御信号バス103から入力されるRAS信号の 立ち下がりでロウアドレスが取り込まれ、CAS信号の 立ち下がりでカラムアドレスが取り込まれる。そして、 CAS信号がローレベルであるWE信号の立ち下がりで ライトデータが取り込まれ、アドレス制御回路108で アドレス変換が行われ、メモリセル125のロウアドレ ス、カラムアドレスが指定されライトデータが書き込ま れる。さらに、RAS信号がローレベルのままCAS信 号の立ち下がりでカラムアドレスが再度取り込まれ、C AS信号がローレベルであるWE信号の立ち下がりでラ イトデータが取り込まれ、ロウアドレスはそのままでメ モリセル125のロウアドレス、カラムアドレスが指定 され、ライトデータが書き込まれる。以後、この動作が 40 繰り返され、複数のライトデータが順次書き込まれる。 【0068】とのように、ランダムアクセス、ページモ ードアクセス等の株式会社日立製作所「日立ICメモリ データブック2」に記載されているような汎用のDRA Mアクセスサイクルをサポートすることで、本液晶ドラ イバを用いた液晶ディスプレイシステムを容易に構成す るととができる。

【0069】次に、図1、図22、図23を用いて表示 アクセスの詳細なタイミングについて説明する。

【0070】表示アクセスは、走査回路149の表示同

期信号104に同期した同一周期で、メモリセル125の1ライン毎の表示データを液晶印加電圧に変換して出力電圧線146から出力し液晶パネル151を駆動する助作である。

【0071】図22に示すように、表示用同期信号CL 1の立上りに同期して表示アドレスカウンタ111がカ ウントアップし、順次ロウアドレスをカウントアップす ることにより、表示用同期信号CL1の立上りに同期し て出力電圧線146から1ロウ分ずつ液晶印加電圧を出 力する。具体的には、表示アクセスは、表示同期信号C L1に同期してラッチ信号130が立上り、ラッチ回路 137をスルーにした後、ラッチ信号130の立下りで FRCセレクタ135の出力を保持する。一方、ラッチ 回路139は、表示同期信号CL1に同期した制御信号 131に応答して、CL1の立上りでラッチデータ13 8をラッチする。CPUからの描画アクセスは、一定の 周期で行なわれる表示アクセスの合間に行なうことがで きる。RAS信号の立下りでロウアドレスが保持され、 続くCAS信号の立下りでコラムアドレスが保持され、 両アドレスで指示される記憶位置がアクセスされる。C PUからのロウアドレスとカウンタ111からのロウア ドレスを切替るセレクタ115への制御信号 (MAMP X) 116は、CAS信号の立下り時にローレベルとな り、描画側に切り替わる。次の表示同期信号CL1の立 上りで制御信号116はハイレベルに戻る。

【0072】ところで、描画アクセスと表示アクセスとはそれぞれ独立しており非同期であるため、描画アクセスと表示アクセスのタイミングが重なる場合がある。図23に、描画アクセスと表示アクセスが重なった場合のタイミングを示す。表示動作は一定の周期で行わないと30液晶パネルの表示品質が悪くなる。本実施例では、2段のラッチ回路137およびラッチ回路139を設けることで描画アクセスと表示アクセスとが重った場合でも、表示動作を一定の周期で行うことができる。

【0073】図23に示すように、RAS信号のローレベル期間に表示同期信号CL1が入力された場合、ラッチ回路137に対するラッチ信号130が表示同期信号CL1に同期して立ち上がるのが抑止され、描画アクセスが優先される。すなわち、CPUからの描画アクセスはロウアドレス、カラムアドレスが共に確定するCAS信号の立ち下がりからメモリセル125にアクセスを行い、CAS信号の立上りで終了する。セレクタ115の制御信号(MAMPX)116はローレベルで描画用アドレスを選択し、ハイレベルで表示用アドレスを選択する。描画アクセスの場合、制御信号116は、CAS信号の立下りでローレベルとなるが、表示アクセスと競合した場合には、CAS信号の立上りで制御信号116をハイレベルに戻し、描画アクセス後、直ちにラッチデータ138の更新に移行する。

【0074】表示アクセスでは、図22の場合と同様、

表示同期信号CL1の立上りで、表示アドレスカウンタ 111をnからn+1にカウントアップし、ロウアドレ スnに対応するラッチデータ138を制御信号131に 応答してラッチ回路139でラッチする。とのように、 ラッチデータ140の更新は、アクセスの競合に抑らず 予定通り行なわれる。但し、立上りが抑止されていたラ ッチ信号130は、CAS信号が立上った(描画アクセ スが終了した) 時点で立ち上げられ、これによりラッチ データ180をロウアドレスn+1に対応するデータに 更新する。その結果、次の表示同期信号CL1の立上り で、ラッチデータ140は、更新されたラッチデータ1 38に追従することができる。 ラッチ回路137はレベ ルラッチ回路であるため、ロウアドレスn+1、n+2 のデータを順次取り込み、ラッチ信号130の立ち下が りでロウアドレスn+2のデータを保持する。つまり、 CPUからの描画アクセスはCAS信号のローレベル期 間で行い、表示アクセスについては液晶パネルへの出力 動作は表示同期信号CL1の立上りで常に行うととも に、メモリセル125からデータの読みだし動作は描画 アクセスと重なる場合については次の表示同期信号CL 1までの描画アクセスが無い期間に行う(描画アクセス が連続する場合でも描画アクセス中のCAS信号のロー レベル期間以外の期間にメモリセル125からデータの 読みだし動作を行う)。

【0075】とのようにラッチ回路137、139を2段設け、それぞれのラッチ信号130、131を巧妙に制御することにより、描画アクセスと表示アクセスが重なる場合でも、それぞれのアクセスを正常に行うことができる。

【0076】とのためCPUからの描画アクセスは、表示アクセスの制限無く、常に実行することができるため高速な描画を実現できる。

【0077】以上述べた、第1の実施例では、160画素×240ライン×2ピット=76800ピットのメモリ容量を持ち、出力数160出力の場合についてであったが、他のメモリ容量や他の出力数に関しても、アドレス制御回路や表示アドレスカウンタ等をそれに対応して変えるととで対応できる。また、多階調化に関しても、第1の実施例では1画素あたり2ピットの階調データを40 持ちFRC方式により4階調表示を行っているが、FRCパターン、階調データを増やしそれに対応してメモリ容量、FRCセレクタ等を変えることで対応できる。さらに、階調制御方式に関しても、FRC方式だけではなくパルス幅変調方式を用いても階調表示を行うことも可能である。

【0078】次に、液晶ドライバを縦(Y軸側)に配置 した本発明の第2の実施例を図24から図32を用いて 説明する。

【0079】図24は、本発明の液晶ドライバを使用し 50 た液晶ディスプレイの構成図である。

【0080】図24において、2401はアドレスを転 送するアドレスバス、2402は表示データを転送する データバス、2403は制御信号を転送する制御信号バ ス、2404は走査ドライバで生成した表示同期信号で ある。2405は本発明の液晶ドライバであり、出力数 は160出力とする。2406、2407はそれぞれ液 晶ドライバ2405-1、2405-2の構成位置を示 す3ビットのアドレスモード信号線、2408はアドレ スパス2401から入力するアドレス値をアドレスモー ド信号線に従ってメモリ内部のアドレスに変換するアド レス制御回路である。2409は、システムからの制御 信号バス2403、表示同期信号2404から描画、表 示動作を制御するタイミング制御回路、2410はデー タバス2402との入出力制御を行うインタフェース回 路、2411は表示用のロウアドレスを生成する表示ア ドレスカウンタ、2412は表示アドレスバス、241 3、2414はそれぞれアドレス制御回路2408で生 成したメモリセルのカラムアドレス、ロウアドレスであ る。2415は表示用アドレスと描画用アドレスを制御 信号2416で選択するセレクタ、2417はセレクタ 2415で選択したメモリロウアドレス、2418はメ モリセルのワード線を選択するロウアドレスデコーダ、 2455はロウアドレスデコーダ2418で生成した選 択信号バス、2456はロウアドレスデコーダ2418 で生成した選択信号バス、2420はメモリセルの信号 線を選択する選択信号を生成するカラムアドレスデコー ダ、2421はカラムアドレスデコーダ2420で生成 した選択信号バス、2422は入出力双方向のデータバ ス、2423はデータパス2422を選択信号バス24 21で選択するメモリセルの信号線と接続するセレク タ、2424はセレクタ2423を介した信号線バス、 2425は160出力、4階調に対応した160画素× 240ライン×2ビット=76800ビットの容量を持 つメモリセルである。2426、2427、2428、 2429、2430、2431はそれぞれタイミング制 御回路2409で生成する制御信号で、2426はアド レス変換用制御信号、2427はデータの入出力制御用 の制御信号、2428は表示アドレスカウンタ用の制御 信号、2429はFRCパターン生成回路2433を制 御する制御信号、2430、2431はそれぞれ表示用 ラッチ信号である。2432はメモリセル2425から の160出力×2ビット=320本のデータパス、24 **57は同じアドレスに接続された4画素のデータを選択** するセレクタ、2458はセレクタ2457で選択され たデータバス、2433はFRCパターン生成回路、2 434はFRCデータパス、2435はFRCデータバ ス2434とデータバス2432から出力データを選択 するFRCセレクタ、2436は160ビットのデータ バス、2437はデータバス2436のデータを160 ビット同時にラッチ信号2430のハイレベルでラッチ

する160ビットのラッチ回路、2438はラッチ回路 2437の出力データのデータバス、2439はデータ バス2438のデータを160ビット同時にラッチ信号 2431の立上りエッジでラッチする160ビットのラ ッチ回路、2440はラッチ回路2439の出力データ のデータバス、2441は液晶駆動電圧に対応した電圧 レベルに信号電圧をシフトするレベルシフタ、2442 はレベルシフトしたデータバス、2443は交流化信号 とデータとをデコードするデコーダ、2444はデコー ドされた選択信号バス、2445は液晶印加電圧を選択 する電圧セレクタ、2446は出力電圧線である。24 47は表示用の基準クロックを生成する発振器、244 8は表示用の基準クロック、2449は240ラインを 駆動する走査回路で、液晶ドライバ用の表示同期信号2 404を生成する。2450は走査回路2449で生成 された走査信号パス、2451は解像度320ドット× 240ラインの液晶パネルである。2452は電源回 路、2453は走査回路2449を駆動する駆動電圧 線、2454は液晶ドライバ2405に液晶駆動電圧を 転送する電圧線である。

【0081】次に、第2の実施例における液晶ドライバ の動作について、図24の構成図を用いて説明する。 【0082】まず始めに、描画動作について説明する。 図24に示すように、アドレスバス2401からのロウ アドレスおよびカラムアドレスはアドレス制御回路24 08に入力され、それぞれ制御信号バス2402からタ イミング制御回路2409を介して入力される制御信号 のRAS信号、CAS信号の立下がりでラッチされる。 ラッチされたアドレスはアドレス制御回路2408でメ 30 モリセル2425のカラムアドレス2413、ロウアド レス2414に変換される。カラムアドレス2413は カラムアドレスデコーダ2420に転送され、カラムア ドレス2413に対応した選択信号バス2421を有効 にする。ロウアドレス2414はセレクタ2415に転 送され、CPUアクセスの期間はロウアドレス2414 が選択されメモリロウアドレス2417に出力されるよ うに、タイミング制御回路2409で制御信号2416 が制御される。メモリロウアドレス2417はロウアド レスデコーダ2418に入力さ、メモリロウアドレスに 40 対応した選択信号バス2419を有効にする。データバ ス2402は入出力制御を行うインタフェース回路24 10に接続され、ライトサイクル、リードサイクルに対 応してインターフェイス回路2410が入出力状態にな るようにタイミング制御回路2409で制御信号242 7が制御される。そして、ライトサイクルではデータバ ス2402が入力状態(液晶ドライバからみて)とな り、カラムアドレス2410に対応したセレクタ242 3が有効となりデータが書き込まれる。一方、ロウアド レス2414に対応した選択信号バス2419が有効と 50 なっているため、データバス2402のデータはアドレ

スバス2401に対応したメモリセル2425に書き込まれる。また、リードサイクルではデータバス2402が出力状態(液晶ドライバからみて)となり、カラムアドレス2413に対応したセレクタ2423が有効となりデータが読み込まれる。一方、ロウアドレス2414に対応した選択信号バス2419が有効となっているため、データバス2402にアドレスバス2401に対応したメモリセル2425のデータが出力される。

23

【0083】とのようにすることでCPU等のシステム からの本液晶ドライバへの描画アクセスが可能となる。 【0084】次に、表示動作について説明する。表示動 作は、メモリセルの表示データを1ライン(垂直1ライ ン) 同時に読みだし、走査回路2449の走査信号に同 期して液晶パネルを駆動し表示を行う。表示動作を行う ためのフレーム周期を示すFLM信号とライン周期を示 すCL1信号は、走査回路2449で生成され、表示同 期信号2404としてタイミング制御回路2407に入 力する。タイミング制御回路2407で生成した表示用 の制御信号2425により表示アドレスカウンタ240 9はライン周期毎にカウントし表示アドレスを更新し、 フレーム周期毎にカウント値をリセットする。これによ り、一定の周期で表示アドレスを0から239まで順次 生成することができる。表示アドレス2412は制御信 号2416によりセレクタ2415で選択されロウアド レスデコーダ2418に入力され、表示アドレス241 2に対応した選択信号バス2419が有効になり、メモ リセル2425の1ラインのデータが読みだされる。 【0085】ととで図32を用いて第2の実施例におけ

【0086】メモリセル2425は同一アドレスに4画 30 索×2ビット=8ビットのデータを割り当てており、その4画素は液晶パネルの画面の横(水平)方向4画素に対応しているため、描画アクセスでは4画素同時にリード/ライトを行う必要があり、且つ表示アクセスではライン走査方向が液晶パネルの画面の横方向である(垂直1ラインずつ同時に読みだす)ため上記4画素を表示アクセスごとにそのうちの1画素ずつ1本の出力電圧線から出力する必要がある。このため図32に詳細を示すセレクタ2457を持つ構成とした。

るメモリセルの詳細な動作を説明する。

【0087】メモリセル2425の助作について説明する。描画アクセスでは、カラムアドレスデコーダ2420が8ピットのカラムアドレスから160本の選択信号2421を生成し、選択信号線2421の1本で8ピット分の信号線をセレクタ2423で選択し、それに対応した8ピット分の信号線2424を有効にし、ロウアドレスデコーダ2418が6ピットのロウアドレスから60本の選択信号2455を生成し、選択することでリード/ライト助作を行うことができる。

【0088】表示動作では、表示アドレスカウンタで生成される表示アドレス8ビットからロウアドレスデコー 50

ダ2418で上位6ビットから60本の選択信号線2455を生成し、下位2ビットから4本の選択信号線2456を生成する。選択信号2455で選択したデータ2432を選択信号2456とセレクタ2457で選択し160出力×2ビット=320ビットのデータ2458が読みだされ、FRCセレクタ2435に出力される。【0089】との表示アクセスについて、図38によりさらに補足説明する。ライン走査方向を液晶パネルの水平方向とするために、順次メモリセル2445のロウ番号を更新してメモリ内容を読みだすが、1ロウには画索の~画素3の4画素分が含まれているのでそれぞれの4画素の組の中からまず画素0のみを取り出し、1ライン出力とする。続いて順次、画素1、2、3と同様に繰り返す

【0090】ととで再び図24に戻って、FRCパター ン生成回路2433では制御信号2429に従ってFR C表示パターンが生成され、FRCデータバス2434 を介してFRCセレクタ2435に入力される。FRC セレクタ2435では、データバス2432の1出力あ 20 たり2ピットの表示データとFRCデータ2434とか ちFRC階調表示制御を行った1出力あたり1ビットの 表示データをデータバス2436に出力する。ラッチ回 路2437では表示用ラッチ信号2430のハイレベル で表示データ2436をラッチし、ラッチ回路2439 ではその出力データのデータバス2438を表示用ラッ チ信号2431の立上りエッジでラッチする。表示用ラ ッチ信号2430、2431の位相関係からラッチ回路 2439には、表示アドレスカウンタの示すアドレスの 1ライン前のデータがライン周期毎に順次ラッチされ る。データバス2440はレベルシフタ2441で液晶 駆動電圧に電圧がシフトされ、データバス2442とし て出力される。デコーダ2443では交流化信号とデー タバス2442とをデコードして選択信号バス2444 に出力し、電圧セレクタ2445で液晶印加電圧を選択 し出力電圧線2446に出力する。一方、走査回路24 49では、発振器147で生成した表示用基準クロック 148を基にフレーム周期を示す表示同期信号FLM、 ライン周期を示す表示同期信号CL1を生成し、表示同 期信号2404として液晶ドライバ2405に転送す る。走査回路2449は、表示同期信号CL1に同期し て走査信号2450を1ラインずつ順次有効にする。従 って、表示同期信号CL1に同期して、液晶ドライバ2 405の出力電圧線2446から表示データに対応した 液晶印加電圧が出力され、走査信号2450が順次有効 となり液晶パネル2451を駆動する。

【0091】 このようにすることで、本液晶ドライバへの表示アクセスが可能となる。

【0092】次に、図25を用いて株式会社日立製作所 SHマイコンシリーズのようにDRAMインタフェース を備えたCPUを使用した場合の本実施例の液晶トライ バを用いたパソコン、ワークステーション等の液晶ディスプレイシステムについて説明する。

【0093】図25に示すように、CPU2501、メ インメモリ2502、I/O装置2503、液晶ドライ バ2405はアドレスバス2504、データバス250 5、制御信号バス2506 に接続されており、CPU2 501からアドレスパス2504、データパス250 5、制御信号バス2506を介してメインメモリ250 2、I/O装置2503、液晶ドライバ2405をアク セスすることができる。CPU2501から出力される ロウアドレス、カラムアドレスはアドレスバス2504 を介して液晶ドライバ2405に転送される。それに同 期して、メモリ制御信号RAS、CAS等もCPU25 01から出力され、制御信号バス2506を介して液晶 ドライバ2405に転送される。液晶ドライバ2405 に転送されたアドレスは液晶ドライバ2405内のアド レス制御回路2408でメモリマップに対応したアドレ スに変換される。ととで、図27、28、29、30、 31を用いて、メモリマップとアドレス変換について説

【0094】図27は、第2の実施例におけるCPU、 液晶ドライバそれぞれから見た画面のメモリマップを示 す。

【0095】図27に示すように320画素×240ラ インの画面を1アドレス4画素で割り付けると、CPU 2501から見た画面のメモリマップは、16進表示を 用いて表すと1ライン目では0000円から0003 BHとなり、2ライン目では00100Hから0013 BHとなり、320ライン目では13F00Hから13 F3BHとなる。ととで、ラインとラインの境目でアド レスに飛びが生じるのは、アドレスの制御を容易にする ためアドレスの下位8ピットをX方向アドレス、上位1 0ビットをY方向アドレスとしたためである。これに対 し、液晶ドライバ2405-1、2405-2から見た メモリマップは内蔵するメモリセル2425のメモリマ ップとなるためCPU2501から見た画面のメモリマ ップとは異なり、メモリセル2425のアドレスの下位 6ピットをロウ方向アドレス、上位8ピットをカラム方 向アドレスとすることで液晶ドライバ2405-1、2 405-2ともに、1ライン目では0000Hから00 3BHとなり、2ライン目では0040Hから007B Hとなり、160ライン目では2700円から27FB Hとなる。その結果、CPU2501から転送されるア ドレスをそのまま用いると液晶ドライバ2405-1、 2405-2に内蔵するメモリセル2425のアドレス 指定が正しく行われないことになるため、アドレス制御 回路2408においてアドレス変換を行う必要がある。 そとで、アドレス制御回路2408において、X方向ア ドレス8ピットをロウ方向アドレス6ピット、Y方向ア

レス変換を行う必要がある。アドレス制御回路2408 でX方向アドレス8ビットをロウ方向アドレス6ビッ ト、Y方向アドレス10ビットをカラム方向アドレス8 ピットに変換することで、CPU2501から見たアド レス00000Hから0003BHをメモリセル242 5のアドレス0000Hから003BH、同様に09F 00Hから09F3BHを27C0Hから27FBH、 同様に0A000Hから0A03BHを0000Hから 003BH、同様に13F00Hから13F3BHを2 700日から27FBHに変換するアドレス変換を行う ことでメモリセル2425のメモリマップに対応させる ことができアドレスの指定を正しく行うことができる。 【0096】第1の実施例と同様に、複数の液晶ドライ バ2405の液晶パネルに対する配置構成位置をアドレ スモード信号で設定することでアドレス変換を次のよう に行う。

【0097】図10に示すように、第1の実施例の場合 と同様に、液晶ドライバ2405には、その配置位置に 応じて決まるアドレスモード信号MODEA2、MOD 20 EA1、MODEA0の3ビットの制御信号が外部から 入力され、これをデコードすることでドライバIDがO から7までの8通りの I Dを設定することができる。図 28、図29、図30、図31に液晶パネルの解像度が 水平240×垂直160、水平240×垂直320、水 平480×垂直320、水平480×垂直640の場合 の液晶ドライバの構成とドライバIDを示す。図24、 図25の液晶ディスプレイシステムの場合、液晶ドライ バ2405-1のアドレスモード信号線2406はMO DEA2, A1, A0="000" (F54/ID= 30 0)、液晶ドライバ2405-2のアドレスモード信号 線2407はMODEA2, A1, A0="010" (ドライバID=2)になるように設定する。つまり、 アドレスモード信号線の設定で、その液晶ドライバの配 置位置に対応したアドレス制御に切り換えることによ り、メモリセル2425に対して正しいアドレス指定を 行うととができる。

「0098] さらに、アドレスモード信号線と入力されるアドレスとすることで液晶ドライバ2405-1、2405-2ともに、1ライン目では0000Hから00 40Hから007B Hとなり、160ライン目では27C0Hから27FB Hとなる。その結果、CPU2501から転送されるアドレスをそのまま用いると液晶ドライバ2405-1、2405-2に内蔵するメモリセル2425のアドレス指定が正しく行われないことになるため、アドレス制御回路2408において、アドレス制御回路2408に対して、アドレス制御回路2408に対して、アドレス制御回路2408に対して、アドレス制御回路2408に対して、アドレス制御回路2408に対して、アドレス制御回路2408に対して、アドレス制御回路2408に対して、アドレス制御回路2408に対して、アドレス制御回路2408に対して、アドレス制御の下ドレス制御の下ドレス制御を対して、アドレス制御の下ドレス制御を対して、アドレス制御を対して、アドレス制御を対して、アドレス制御を対して、アドレス制御を対して、アドレス制御を対して、アドレス制御を対して、アドレス制御を対して、アドレス制御を対して、アドレス制御を対して、アドレス制御を対して、アドレス制御を対して、アドレス制御を対して、アドレス制御を対して、アドレスを対して、アドレス制御を対して、アドには、アドレス制御を対して、アドには、アドレス制御を対して、アドレス制御を対して、アドロス制御を対して、アドレス制御を対して、アドレス制御を対して、アドレス制御を対して、アドレス制御を対して、アドレス制御を対して、アドには、アドレス制御を対して、アドレス制御を対して、アドルの関係を対して、アドレス制御を対して、アドレス制御を対して、アドレス制御を対して、アドレス制御を対して、アドレス制御を対して、アドレス制御を対して、アドレス制御を対して、アドレストルの関係を対して、アドレストルの関係を対して、アドレストルのは、アドレストルのでは、アドレストルのは、アドレストルのでは、アドレストルのでは、アドレストルのでは、アドレストルので、アドレストルのでは、アドルのでは、アドレストルのでは、アドレストルのでは、アドレストルのでは、アドレストルのでは、アドレストルのでは、アドルのでは、アドルのでは、アドルのでは、アドルのでは、アドルのでは、アドルのでは、アドルのでは、アドルのでは、アドルのでは、アドルのでは、アドルの

00H"が指定された場合、液晶ドライバ2405-2 は内部でチップセレクト信号を生成しそのアクセスを実 行する。

【0099】次に、図26を用いて株式会社日立製作所 H8シリーズのようにDRAMインタフェースを備えないCPUを使用した場合の本実施例の液晶ドライバを用いたパソコン、ワークステーション等の液晶ディスプレイシステムについて説明する。

【0100】図26に示すように、CPU2601、メ インメモリ2602、I/O装置2603、メモリコン トローラ2607はアドレスバス2604、データバス 2605、制御信号バス2606に接続されており、C PU2601からアドレスパス2604、データパス2 605、制御信号バス2606を介してメインメモリ2 602、I/O装置2603、メモリコントローラ26 07をアクセスすることができる。CPU2601から 出力されるアドレスはアドレスパス2604を介してメ モリコントローラ2607に転送されラッチされる。そ れに同期して、制御信号もCPU2601から出力さ 2607に転送される。メモリコントローラ2607で は、アドレスバス2604、制御信号バス2606から 入力されたアドレスと制御信号から、ロウアドレス、カ ラムアドレスとメモリ制御信号RAS、CAS等をアド レスデータバス2608、制御信号バス2610にタイ ミングを合わせて出力し、液晶ドライバ2405にアク セスする。以後、液晶ドライバ2405の動作について は、図25に示した液晶ディスプレイシステムと同様で ある。

【0101】以上説明した実施例では、メモリセル125のメモリインタフェースとして、DRAMインタフェースを用いたが、SRAMインタフェースを用いることも可能である。SRAMインタフェースでは、X座標値を示すアドレスとY座標値を示すアドレスとを同時にアドレスバス上に転送するので、DRAMインタフェースを用いた場合に比べてアドレスバスの線数は増加するが、CPUの2サイクルでメモリのアクセスが可能となるため描画速度が向上する。

【0102】図39および図40に、本実施例のメモリリードサイクルおよびメモリライトサイクルを表わすタイミング図をそれぞれ示す。このようなタイミングを実現するために、液晶ドライバの構成としては、図1の構成において、アドレスバス101、アドレス制御回路108、タイミング制御回路109の構成を変更する必要がある。

【0103】本実施例の液晶ドライバの動作は、CPU 液晶ディスプレイで、第2の実施例で示したように液晶からのメモリアクセス時には、X座標値を示すアドレス とY座標値を示すアドレスとを同時にアドレスバスから ションキー、3304はコマンド又はメニューキー、3 得られ、図39、図40のタイミングにしたがってリー 305は実行キーである。ペン入力とキー操作により、ド/ライトが行なわれる。表示動作については、図1の 50 電話番号、住所等のデータベースの検索やワードプロセ

実施例と同様である。

【0104】図39を用いて、本実施例のメモリリードサイクルについて説明する。アドレスはアドレスバス101から入力され、アドレス制御回路108でアドレス変換が行なわれ、メモリセル125のロウアドレス、カラムアドレスが指定される。CS信号は、液晶ドライバ全体を選択するチップセレクト信号であり、制御信号バス103から受けるCS信号およびアウトブットイネーブル(OE)信号が共にアクティブ(ローレベル)になった期間に、リードデータが出力される。

【0105】図40を用いてメモリライトサイクルについて説明する。アドレスがアドレスバスから入力され、アドレス変換によりメモリセル125のロウアドレス、カラムアドレスが指定されるまではリードサイクルと同じである。ライトサイクルでは、制御信号バスから受けたCS信号およびライトイネーブル信号(WE)が共にアクティブ(ローレベル)になった期間にライトデータが書き込まれる。

れに同期して、制御信号もCPU2601から出力さ 【0106】このように、日立製作所「日立ICメモリれ、制御信号バス2606を介してメモリコントローラ 20 データブック1」に記載されているような汎用SRAM 2607に転送される。メモリコントローラ2607で アクセスサイクルをサポートすることにより、本液晶ドは、アドレスバス2604、制御信号バス2606から ライバを用いた液晶ディスプレイシステムを容易に構成入力されたアドレスと制御信号から、ロウアドレス、カ することができる。

【0107】また、第1の実施例と同様に、ラッチ137、139を2段設け、それぞれのラッチ信号を制御することにより、描画アクセスと表示アクセスとが重なる場合でも、それぞれのアクセスを正常に行なうことができる。このため、CPUからの描画アクセスは、表示アクセスによる制限を受けることなく、常に実行することができる。

【0108】本実施例においても、メモリセルのメモリ 容量、出力数、階調数は上述のものに限定されない。また、図32に示したメモリセル構成を採用することにより、表示画面に対して液晶ドライバをそのY軸側に配置 することも可能である。

【0109】次に、本発明の液晶ディスプレイを用いた 携帯型情報機器としての本発明の他の実施例について、 図33から図37を用いて説明する。本発明の液晶ディ スプレイは、低消費電力であるためバッテリ駆動を行う 携帯型情報機器に搭載するのに最適である。

【0110】図33は、画面サイズ4インチから6インチ程度の解像度240画素×320ラインの縦長の液晶パネル(図29に対応)を用いた携帯型情報機器の実施例で、3301は携帯型情報機器、3302はベン入力タブレット一体型、解像度240画素×320ラインの液晶ディスプレイで、第2の実施例で示したように液晶ドライバは縦置き構成である。3303は各種ファンクションキー、3304はコマンド又はメニューキー、3305は実行キーである。ペン入力とキー操作により、

ッサ等の機能を実現できる。

【0111】図34は画面サイズ8インチから10インチ程度の解像度640画素×480ラインの横長の液晶パネル(図14に対応)を用いた携帯型情報機器の実施例で、3401は携帯型情報機器、3402は解像度640画素×480ラインの液晶ディスプレイで、第1の実施例で示したように液晶ドライバは横置き構成である。3403は各種ファンクションキー、3404はキーである。キー操作により、電話番号、住所等のデータベースの検索やワードプロセッサ、パーソナルコンピュータ等の機能を実現できる。

29

【0112】図35は、画面サイズ4インチから6イン チ程度の解像度320画素×240ラインの横長の液晶 パネル (図12に対応)を2枚用いた携帯型情報機器の 実施例で、3501は携帯型情報機器、3502は解像 度320画素×240ラインの液晶ディスプレイで、第 1の実施例で示したように液晶ドライバは横置き構成で ある。3503はペン入力タブレット一体型、解像度3 20画素×240ラインの液晶ディスプレイで、第1の 実施例で示したように液晶ドライバは横置き構成であ る。3504はペン入力の各種ファンクションキーであ る。ペン入力操作により、電話番号、住所等のデータベ ースの検索やワードプロセッサ等の機能を実現できる。 【0113】図36は、画面サイズ2インチから3イン チ程度の解像度240画素×160ラインの横長の液晶 パネル(図28に対応)を用いた携帯型情報機器の実施 例で、3601は携帯型情報機器、3602は解像度2 40画素×160ラインの液晶ディスプレイで、第2の 実施例で示したように液晶ドライバは縦置き構成であ る。3603はファンクションキー、3604はキーで ある。キー操作により、電話番号、住所等のデータベー スの検索やワードプロセッサ等の機能を実現できる。

【0114】図37は、画面サイズ4インチから6インチ程度の解像度320画素×240ラインの横長の液晶パネル(図12に対応)を用いた携帯型情報機器の実施例で、3701は携帯型情報機器、3702はベン入力タブレット一体型、解像度320画素×240ラインの液晶ディスプレイで、第1の実施例で示したように液晶ドライバは横置き構成である。3703はファンクションキー、3704はコマンド又はメニューキー、3705は実行キーである。ベン入力とキー操作により、電話番号、住所等のデータベースの検索やワードプロセッサ等の機能を実現できる。

[0115]

【発明の効果】本発明の液晶ドライバによれば、1水平期間に1回の表示アクセスで液晶パネルに表示データに対応した液晶印加電圧を生成、出力し表示が出来るので、液晶ディスプレイを含む表示システム全体の低消費電力化が図れる。

【0116】また、本発明の液晶ドライバによれば、表 50 ライバメモリマップである。

示アクセスの制限無く常に描画アクセスを実行すること が可能なため、高速描画が実現できる。

【0117】CPUアドレスをメモリアドレスに変換するアドレス変換手段を採用することにより、液晶ドライバを複数個用いて構成した場合でも、X方法、Y方向ともに、CPUからみた表示メモリのアドレスをリニアにすることができ、描画のためのアドレス演算が容易になる。

【0118】更に、本発明の液晶ドライバによれば、汎用のメモリインタフェースを有することからシステムが、本液晶ドライバを汎用メモリとして使用することが出来るので、使い勝手が良くなる。

【0119】また、液晶ドライバがCPUのアドレスバスとデータバスに接続され、CPUが直接、液晶ドライバ内蔵の表示メモリをアクセスすることができるため、メモリアクセスの制御回路を削減することができる。

【0120】更にまた、本発明の液晶ドライバによれば、階調機能を内蔵することにより、階調のついた見やすい画面を構成できる。

20 【0121】また、本発明の液晶ドライバによれば、液晶パネルの横方向に液晶ドライバを配置する構成にしたときも、液晶パネルの縦方向に液晶ドライバを配置する構成にしたときにも、システムから見たビットマップが同一アドレス上のデータの各ビットが液晶パネルの横方向に並ぶ構成になることから、液晶ドライバの横方向、縦方向の配置構成に対応してシステムのアドレス/データ管理を変更せずに使用できるため、描画アクセスを高速に行うことができる。

【0122】また、本発明によれば、複数の液晶ドライ 30 バを用いることが出来るので、小画面から大画面の各種 解像度の液晶パネルも駆動することが出来る。

【図面の簡単な説明】

【図1】本発明のメモリ内蔵液晶ドライバを使用した第 1の実施例の液晶ディスプレイ構成図である。

【図2】従来の液晶ディスプレイ構成図である。

【図3】図2に記載した液晶ディスプレイを用いたパー ソナルコンピュータの構成図である。

【図4】図3に記載したシステムにおいて、表示メモリ307のアクセスを示すタイミングチャートである。

【図5】従来の液晶ドライバの動作タイミングチャート 図である。

【図6】従来のメモリ内蔵液晶ドライバを用いた液晶ディスプレイ構成図である。

【図7】本発明の液晶ドライバを用いた第1の実施例の 液晶ディスプレイシステム構成図である。

【図8】本発明の液晶ドライバを用いた第1の実施例の 液晶ディスプレイシステム構成図である。

【図9】第1の実施例の液晶ディスプレイシステムのC PUから見た画面メモリマップと、ドライバから見たド ライバメエリフップである

【図10】液晶ドライバのアドレスモードを示す説明図 である。

【図11】第1の実施例の液晶ディスプレイでの液晶ドライバの構成図である。

【図12】第1の実施例の液晶ディスプレイでの液晶ドライバの構成図である。

【図13】第1の実施例の液晶ディスプレイでの液晶ドライバの構成図である。

【図14】第1の実施例の液晶ディスプレイでの液晶ドライバの構成図である。

【図15】メモリリードサイクルを示すタイミング図である。

【図16】メモリアーリライトサイクルを示すタイミング図である。

【図17】メモリディレイドライトサイクルを示すタイミング図である。

【図18】メモリリードモディファイライトサイクルを示すタイミング図である。

【図19】メモリページモードリードサイクルを示すタイミング図である。

【図20】メモリページモードアーリライトサイクルを 示すタイミング図である。

【図21】メモリページモードディレイドライトサイク ルを示すタイミング図である。

【図22】表示、描画アクセスを示すタイミング図である。

【図23】表示、描画アクセスを示すタイミング図である。

【図24】本発明のメモリ内蔵液晶ドライバを使用した 第2の実施例の液晶ディスプレイ構成図である。

【図25】本発明の液晶ドライバを用いた第2の実施例 の液晶ディスプレイシステム構成図である。

【図26】本発明の液晶ドライバを用いた第2の実施例 の液晶ディスプレイシステム構成図である。

【図27】第2の実施例の液晶ディスプレイシステムの CPUから見た画面メモリマップと、ドライバから見た ドライバメモリマップである。

【図28】第2の実施例の液晶ディスプレイでの液晶ドライバの構成図である。

【図29】第2の実施例の液晶ディスプレイでの液晶ドライバの機成図である。

【図30】第2の実施例の液晶ディスプレイでの液晶ドライバの構成図である。

【図31】第2の実施例の液晶ディスプレイでの液晶ドライバの構成図である。

【図32】第2の実施例のメモリセル詳細ブロック図で

ある。

【図33】本発明のメモリ内蔵液晶ドライバを用いた携帯型情報機器の外観図である。

【図34】本発明のメモリ内蔵液晶ドライバを用いた携帯型情報機器の外観図である。

【図35】本発明のメモリ内蔵液晶ドライバを用いた携帯型情報機器の外観図である。

【図36】本発明のメモリ内蔵液晶ドライバを用いた携帯型情報機器の外観図である。

10 【図37】本発明のメモリ内蔵液晶ドライバを用いた携帯型情報機器の外観図である。

【図38】液晶ドライバをY軸側に配置する場合のメモリアドレスとピットマップの関係を示す説明図である。 【図39】SRAMインタフェースを用いた本発明の他の実施例におけるメモリリードサイクルを示すタイミング図である。

【図40】SRAMインタフェースを用いた本発明の他の実施例におけるメモリライトサイクルを示すタイミング図である。

20 【符号の説明】


53…駆動電圧線、

101…アドレスパス、 102…データバス、 10 3…制御信号バス、 104…表示同期信号、 105 …液晶ドライバ、 106…アドレスモード信号線、 107…アドレスモード信号線、 108…アドレス制 御回路、 109…制御信号バス、 110…インタフ ェース回路、 111…表示アドレスカウンタ、 11 2…表示アドレスバス、 113…カラムアドレス、 114…ロウアドレス、 115…セレクタ、 116 117…メモリロウアドレス、 …制御信号、 30 …ロウアドレスデコーダ、 119…選択信号バス、 120…カラムアドレスデコーダ、 121…選択信号 バス、 122…データバス、 123…セレクタ、 124…信号線パス、 125…メモリセル、 126 127…制御信号、 128…制御信 …制御信号、 号、 129…制御信号、 130…制御信号、 132…データパス、 133…FR 1…制御信号、 134…FRCデータバス、 Cパターン生成回路、 136…データバス、 135…FRCセレクタ、 138…データバス、 139… 37…ラッチ回路、 ラッチ回路、 140…データバス、 141…レベル シフタ、142…データバス、 143…デコーダ、 144…選択信号バス、 145…電圧セレクタ、 147…発振器、 148…基準 46…出力電圧線、 149…走査回路、 150…走査信号バ クロック、 151…液晶パネル、 152…電源回路、

154…電圧線


【図1】

本発明の液晶ドライバを用いた液晶ディスプレイの構成図(図 1)




【図2】

従来の液晶ディスプレイ構成図 (図2)




【図3】

図2に記載した液晶ディスプレイを用いた パーソナルコンピュータのシステム構成図(図3)




[図4]

表示メモリ307のアクセスを示すタイミング図(図4)




【図5】

液晶ドライバ203の動作を示すタイミング図(図5)




【図6】

従来の表示メモリを内蔵した液晶ドライバ構成図(図 6)




[図7]

図1の実施例の液晶ディスプレイのシステム構成図(図7)




【図8】

図1の実施例の液基ディスプレイのシステム構成図(図8)




[図9]

CPUから見た画面メモリマップと 液晶ドライバから見たメモリマップ(図9)



(b)液晶ドライバから見たメモリマップ

	→ カラ	人方向												
ロウカ	(本)	対乱ドライバ							液晶ドライバ					
						_						_		
- 1	$\Box 11$	0000H	D001H				0026H	0027H	8	0001H	l.i.	Ĭ.	0026H	002714
	П	0040H	0041H	Ŀ			0086H	0087H	D040H	0041H		Ľ	H8300	0057H
	# 1	******			-						4	-		
	쭕											ï		
	定登四	····		•	-			·	ļ		i-i -	÷-	į	
	Pi	3880H	3881H	ľ		•	SBASH	38A7H	3880H	3981H	17	T	38A6H	3BA7H
1	ΙП	звсон	88¢1H	1		ľ	3BE6H	38E7H	3ВС0Н	3BC1H	П	Τ	38E6H	38E7H
	_'	SPCON	[BDC]H	L		_	30201	Jane / L	36CUH	BECIN		1	Jacou	JOE /




[図18]

[図17] メモリリードモディファイライトサイクルを示すタイミング図 (図18) メモリディレイドライトサイクルを示すタイミング図(図17) RAS RAS CAS WE Valid Data Valid Data DTAGE


[図19]

メモリページモードリードサイクルを示すタイミング図(図19)




[図20]

メモリページモードアーリライトサイクルを示すタイミング図(図20)




【図21】

メモリページモードディレイドライトサイクルを 示すタイミング図(図21)




[図29]

液晶ドライバ構成図(図29)




[図30]

液晶ドライバ構成図 (図30)



【図31】

液晶ドライバ構成図 (図31)




【図22】

表示、描画アクセスを示すタイミング図(図22)




【図36】

携帯型情報機器の外観図(図36)



【図23】

図 2 3 表示、描画アクセスを示すタイミング図 (図23)





【図34】

【図35】

携帯型情報機器の外観図 (図35)


携帯型情報機器の外観図(図34)






[図24]

本発明の液晶ドライバを用いた液晶ディスプレイの構成図 (図24)



【図25】


第2の実施例の液晶ディスプレイのシステム構成図(図25)




[図27]

CPUから見た画面メモリマップと 液晶ドライバから見たメモリマップ(四27)


【図26】






	液晶:	ドライバ	(から	見た	メモリ	マップ				
┌── □ ウ ケカ師 [] \	H0000	0001H	11		DOSAH	HBEDD				
カラム方向 液	0040H	0041H	-11		007AH	007BH				
カラム方向 液 点ドライバ	 	!===:‡	_	4	ļ					
[2]			Œ		<u> </u>					
l∤∐	2780H	2781H			27BAH	278BH				
. ∟ <i>I</i>	27C0H	27C1H		1.1	27FAH	27FBH				
	0000H	0001H			003AH	003BH				
₃₄	DO40H	0041H			007AH	007BH				
 6	¥	1			<u> </u>					
放品ドライバ	<u>}</u>	1			:					
· [紀	2780H	2781H		-	27BAH	278BH				
∟ 7	27C0H	27C1H			27FAH	27F8H				
		定查值路								

[図32]




[図33]

携帯型情報機器の外観図 (図33)




【図39】

メモリリードサイクルを示すタイミング図(図39)




[図37]

携帯型情報機器の外観図(図37)




[図38]

Y方向配置の場合のメモリアドレスとピットマップ(図38)



[図40]

メモリライトサイクルを示すタイミング図 (図40)



フロントページの続き

(72)発明者 池田 牧子

神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所システム開発研究所内

(72)発明者 犬塚 達裕

神奈川県横浜市戸塚区吉田町292番地 株

式会社日立画像情報システム内

(72)発明者 恒川 悟

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体事業部内